(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-145286

(43)公開日 平成11年(1999)5月28日


(51) Int.Cl. ⁶		識別記号		FΙ						
H01L	21/768			H 0	1 L 2	21/90		Α		
	21/316				2	21/316		G		
	21/8234				2	21/90		М		
27/088				27/08			1 0 2 D			
	27/108				27/10			6 2 1 C		
			審査請求	未請求	東北東	質の数 8	OL	(全 28 頁)	最終頁に続く	
(21)出願番号		特願平9-308239	-	(71)	出顧人	000005	108			
						株式会	社日立	製作所		
(22) 出願日		平成9年(1997)11月11日		東京都千代田区神田駿河台四丁目 6 番地						
				(72)発明者 榎本 裕			裕之			
				東京都青		青梅市	今井2326番地	株式会社日立		
						製作所デバイス開発センタ内				
				(72)発明者 大橋 直虫			直史			
						東京都	青梅市	今井2326番地	株式会社日立	
						製作所デパイス開発センタ内				
				(74)	代理人	弁理士	筒井	大和		

(54) 【発明の名称】 半導体集積回路装置の製造方法

(元)【要約】

【課題】 窒化シリコン膜をエッチングストッパに用い たSAC (セルフアラインコンタクト)技術によってゲ ート電極のスペースのSOG膜にコンタクトホールを形 成する際、コンタクトホールの非開孔を生じることな く、SOG膜 窒化シリコン膜の選択比を向上する。 【解決手段】 半導体基板1上に形成したゲート電極1 4A(ワード線WL)のスペースを埋め込むS0G膜2 4の材料に「TT」「TRスペクトル静度比(SF・N Si-O)が5%以下のポリシラザン系無機SOGを使 用し、窒化シリコン膜20をエッチングストッパに用い たドライエッチングでゲート電極14A(ワード線W 1.) のスペースのSOG膜24にセルフアラインでコン タクトホール28、29を形成する際に、エッチングが 途中で停止する不具合を防止する

16 \mathbb{Z}



【特許請求の範囲】

【請求項1】 以下の工程(a)~(c)を含むことを特徴とする半導体集積回路装置の製造方法:

(a・半導体基板の主面上に複数の電極配線を形成した後、前記複数の電極配線の上部に窒化シリコン膜を堆積する工程、(b)前記窒化シリコン膜で覆われた前記複数の電極配線の上部に、Si一〇結合に対するSi一N結合の割合が5%以下(赤外線スペクトル強度比換算)の無機SOG膜をスピン塗布して、前記複数の電極配線間のスペースに前記無機SOG膜を埋め込む工程、

(c) 前記室化シリコン膜をエッチングストッパに用いて前記無機SOG膜をトライエッチングすることにより。前記複数の電極配線間のスペースに接続孔を形成する工程

【請求項2】 以下の正程(a)~(c)を含むことを 特徴とする半導体集積回路装置の製造方法:

・・半導体基板の圧面上に複数のMISFETのデート電極を形成した後、前記複数のゲート電極の上部に業化: リコン膜を堆積する工程、(b)前記窒化: リコン膜で覆われた前記複数のゲート電極の上部に「Si」の結合に対するSi N結合の割合が5%以下(赤外線スペクトル強度比換算)の無機SOG膜をスピン塗布して、前記複数のゲート電極間のスペースに前記無機SOG膜を埋め込む工程、(c)前記室化シリコン膜をエッチングストッパに用いて前記無機SOG膜をドライエッチングすることにより。前記複数のゲート電極間のスペースに接続孔を形成する工程。

【請よ項3】 請求項と記載の半導体集積回路装置の製造方法であって、前記複数のMISFETは、DRAMのメモリセルの一部を構成するメモリセル選択用MISFETであることを特徴とする半導体集積回路装置の製造方法。

【請求項4】 請求項3記載の半導体集積回路装置の製造方法であって、前記接続孔は、前記メモリセル選択用MISFETのソース、ドレインの一方とピット線とを電気的に接続する第1の接続孔、および前記メモリセル選択用MISFETのソース、ドレインの他方と前記DRAMのメモリヒルの他の一部を構成する情報蓄積用容量素子とを電気的に接続する第1の接続孔のうち、少なくとも一方であることを特徴とする半導体集積回路装置の製造方法

【請求項う】 請求項1~4のいずれか1項に記載の半導体集積回路装置の製造方法であって、前記接続孔の底部の径は、フォトリソグラフィの解像限界で決まる最小寸法以下であることを特徴とする半導体集積回路装置の製造方法

【請求項6】 以下の工程(a) > (c) を含むことを 特徴とする半導体集積回路装置の製造方法:

(a) 半導体基板の主面上に、少なくともその上部に際 化金属膜が積層されたアルミニウム系の導電膜からなる 配線を形成する工程、(b)前記配線の上部に、Si-い結合に対するSi-N結合の割合が5%以下(赤外線スペクトル強度比換算)の無機SOG膜をスピン達布することにより、前記配線の上部に前記無機SOG膜を含んだ層間絶縁膜を形成する工程、(c) 前記無機SOG膜を含んだ層間絶縁膜を下ライエッチンクすることにより、前記配線の上部に前記配線とその上層の配線とを電気的に接続する接続孔を形成する工程

【請求項7】 請求項1~6のいずれか1項に記載の半標体集積回路装置の製造方法であって、ホリシラザン系の無機SOGに酸化反応促進剤を添加することによって、前記S:O結合に対するSi-N結合の割合が5つ以下(赤外線スペクトル強度比換算)の無機SOG膜を得ることを特徴とする半導体集積回路装置の製造方法

【請求項8】 請求項1~7のいすれか1項に記載の半 導体集積回路装置の製造方法であって、前記無機SOG 膜にリンまたはボウ素、あるいはそれらの両方を添加す ることを特徴とする半導体集積回路装置の製造方法

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置の製造技術に関し、特に、窒化シリコン膜をエッチングストッパに用いたセルフアラインコンタクト(Self Align Contact; SAC) 技術を利用してMISFETiMet al Insulator Semiconductor Field Effect Transistor) のゲート電極間に微細なコンタクトボールを形成するでロセスに適用して有効な技術に関するものである。【0002】

【従来の技術】DRAM(Dynami∈ Random Access Memo ry)のメモリセルは、半導体基板の主面にマトリクス状 に配列した複数のワード線と複数のビット線との交点に 配置され、1個の情報蓄積用容量素子とこれに直列に接 続された1個のメモリセル選択用MISFET(Metal I nsulator Semiconductor Field Effect Transistor) 💆 で構成されている。メモリセル選択用MISFETは、 周囲を素子分離領域で囲まれた活性領域に形成され。主 としてゲート酸化膜。ワード線と一体に構成されたゲー ト電振わよびソース、ドレインを構成する一句の半導体 領域により構成されている。ビット線は、メモリセル選 択用NISFETの上部に配置され、その延在方向に隣 接すると個のメモリセル選択用MISFETによって共 有されるソース。ドレインの一方と電気的に接続されて いる。情報蓄積用容量素子は、同じくメモリセル選択用 MISFETの上部に配置され、上記ソース ドレイン の他方と電気的に接続されている。

【0003】上記のように、DRAMのメモリセルは、 ワート線の上部にビット線と情報蓄積用容量素子とが配 置され、さらにこのメモリセルの上部には、通常複数層 のA1 (アルミニウム)配線が配置される。そのため、 メモリアレイの領域的にはこれらの電極、配線に起因する段差が不可避的に発生する。また。メモリアレイが形成される領域(メモリアレイ)と周辺回路領域との間にも、ほぼ情報蓄積用容量素子で高さかに相当する段差が発生する。

【0004】しかし、このような段差上に配線を形成すると、フォトリッグラフィ時に露光光の焦点ずれが生じたり、段差部にエッチング残りが生じたりするために、配線を精度良(形成することができず、短絡や断線などの不良が発生する。従って、これらの問題を解決するためには、下層の配線と上層の配線とを絶縁する層間絶縁膜の平坦化技術が不可欠となる。

【① 0 0 5 】層間絶縁膜の平坦化については、リフロー性が高いBTS Gisteron-doped Phospho Silicate Glass)膜やS O G (スピンオングラス(Spin On Glass) 」膜を用いる方法や「信字的機械研磨(Chemical Mechanical Polishing: CMI) 法など、種々の方法が開発されている

【章の章で】倒えば特開下の「64303号会報は、ビット線の上部に情報蓄積用容量素子を配置するキャバシタ・オーバー」ビットライン(apacitor Over Bitline)構造のDRAMを開示している。この公報に記載されたDRAMは、ワート線とが世ット線とその上部のビット線との間の絶縁膜、およびビット線とその上部の情報蓄積用容量素子との間の絶縁膜をそれぞれBPSG膜で構成することによって「絶縁膜の平坦化を図っている。また、このDRAMは、情報蓄積用容量素子とその上部のA1配線との間の絶縁膜を酸化シリコン膜、SOG膜および酸化シリコン膜の3層膜で構成することによって、メモリアレイと周辺回路領域との間に生じる段差の低減を図っている

【0007】また、特開平9-45766号公報に記載されたDRAMは、B(ホウ素)を高濃度(13モル%)程度)に含んだリフロー性の高いBPSG膜を使って、メモリアレイと周辺回路領域との間に生じる段差の低減を図っている。

[0008]

【発明が解決しようとする課題】前記公報に記載された 従れ技術は、アート線(ケート電極)とでの上部のビット線との間の絶縁膜をBPSG膜で構成することによって、アード線(ゲート電極)の段差に起因する絶縁膜の 段差を平坦化している。

【 0 0 0 9 】 しかし、 2 5 6 M b i 十 (メガビット) 以降のD E A M では、メモリセルを構成するメモリセル選択用 M T S F E T のゲート長がら、2 5 元 m 以下となり、カル隣接するワート線(ゲート電極)同土のスペースもそれと同等もしくほそれ以下となるために、 E P S G 膜を高温で長時間リフローさせても、 このスペースに生じたまく下を完全に無しずことが困難になり。ワート線(ゲート電極)の上部の絶縁膜の平坦性を確保すること

ができなくなる。

【0010】従って、256Mb」も以降のDRAMでは、ワード線(ゲート電極)の上部の絶縁膜を、BPSG膜よりもリフロー性が高いSOG膜で構成することによって、ワード線(ゲート電極)のスペースにボイドを生しることなく絶縁膜を埋め込む技術が必須になるものと考えられる。

【10011】しかし他方で、ワード線(ゲート電極)の 上部の絶縁膜をSOG膜で構成した場合には、窒化シリコン膜をエッチングストッパに用いたSAC・セルコアラインコンタクト・技術を利用してゲート電極のスペースに最細なコンタクトボールを形成する際に、BFSG膜に比べて対窒化シリコン膜の選択比が小さいSOG膜の選択比を如何にして向上するかが課題となる。

【0013】本発明の目的は、窒化シリコン膜をエッチングストッパに用いたSAC(セルマアラインコンタクト)技術を利用してゲート電極のスペープに埋め込んだSOG膜にコンタクトホールを形成する際に、コンタクトホールの非開孔を生じることなく、SOG膜 窒化シリコン膜の選択比を向上することのできる技術を提供することにある

【①①14】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添仕図面から明らかになるであろう。

[0015]

【課題を解決するための手段】本願において問示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0016】(1) 本発明の半導体集積回路装置の製造方法は、以下の工程(a) > (c) を含んでいる

【 10017】())半導体基板の主面上に複数の電極配線を形成した後。前記複数の電極配線の上部に窒化シリコン膜を堆積する工程、(b) 前記窒化シリコン膜で覆われた前記複数の電極配線の上部に、S 1 の結合に対するS i N結合の割合が5%以下(赤外線スペクトル強度比換算)の無機SOG膜をスピンぼ布して。前記複数の電極配線間のスペースに前記無機SOG膜を埋め込

む工程、(c)前記箋にシリコン膜をエッチングストッハに用いて前記無機S())膜をドライエッチングすることにより、前記複数の電極配線間のスペースに接続孔を形成する工程。

【0018】(2) 本発明の半導体集積回路装置の製造 方法は、以下の工程(3)~(c)を含んでいる

【①①19】(4)半導体基板の主面上に複数のMIS FETのゲート電極を形成した後、前記複数のゲート電極の上部に窒化シリコン膜を堆積する工程、(b)前記 窒化シリコン膜で覆われた前記複数のゲート電極の上部 に、Si一の結合に対するSi-N結合の割合が5%以 下(赤外線スペクトル極度比換算:の無機Siのに膜をス ヒン塗布して。前記複数パゲート電極間のスペースに前 記無機Siの膜を埋め込む工程。(・・前記室化シリコ ン膜をエッチングストッパに用いて前記無機Siのに膜を ドライエッチングはることにより、前記複数のゲート電 極間のスペースに接続孔を形成する工程

【①①②②】(3)本発明の半導体集積回路装置の製造 方法は、前記複数のMISFETが、DRAMのメモリ セルの一部を構成するメモリセル選択用MISFETで ある。

【0021】(4) 本発明の半導体集積回路装置の製造 方法は、前記接続孔が、前記メモリセル選択用MISF ETのソース。ドレインス一方とピット線とを電気的に 接続する第1の接続孔、および前記メモリセル選択用M ISFETのソース。ドレインの他方と前記DFCAMの メモリセルの他の一部を構成する情報蓄積用容量素子と を電気的に接続する第2の接続孔のうち。少なくとも一 方である。

【0022】(ラ) 本発明の半導体集積回路装置の製造 方法は、前記接続孔の底部の径が、フォトリソグラフィ の解像限界で決まる最小寸法以下である。

【0023】(6)本発明の半導体集積回路装置の製造方法は、以下の工程(a)~(c)を含んでいる

【0024】(a) 半導体基板の主面上に、少なくともその上部に窒化金属膜が積層されたアルミニウム系の導電膜からなる配線を形成する工程、(b) 前記配線の上部に、Si-つ結合に対するSi-N結合の制合がうつ以下(赤外線スペクトル権度比換算)の無機とつ互膜をスピン塗布することにより、前記配線の上部に前記無機SOG膜を含んだ層間絶縁膜を形成する工程。一、)前記無機SOG膜を含んだ層間絶縁膜を形成する工程。一、)前記無機SOG膜を含んだ層間絶縁膜を形成する工程の上層により、前記配線の上部に前記配線とその上層の配線とを電気的に接続する接続孔を形成する工程

【 0 0 2 5 】 - 7) 本を明の半導体集積回路装置の製造 方法は ホリンラザン系の無機SOGに酸化反応促進剤 を添加することによって、Si O結合に対するSi N結合の割合から"。以下(赤外線スペクトル強度比換 算)の無機SOGを得るものである。

【0026】(8)本発明の半導体集積回路装置の製造

方法は、前記無機SOG膜にリンまたはホウ素。5.5~ はそれらの両方を添加する

[0027]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しい説明は省略する。

【り028】図1は、ボリンラザン(poly silazane) 系の無機SのG(スピンオングラス)の分子構造を示す模式図である。【小ボのように、ボリシラザン系の無機S(Gは、基本骨格がSェーN結合で構成された原料ボリマーを酸素および水を含む雰囲気中でペークし、SilacをSilの結合に置換することにより得られる。世し、このときずべてのSilazaneがSilの結合に置換されるわけではなく、通常は、FTーIRのスペクトル強度比(Siln、Silo)換算で10数%程度のSiln、結合が残留した無機SのG膜が得られる

【①029】本発明者は、上記原料ポリマー中に酸化尿 応促進剤を添加してペークを行っことにより、Sinon

Si (の割合、FT IRごべくとル強度比換算、以下同様)が5%以下の無機SOG膜を調製した酸化反応促進剤には主にメチルアルコールを使用したが、それ以外の低級アルコール(エチルアルコール、フロヒルアルコールなど)を添加した場合でも同様の結果が得られた。

【①030】図とは、酸化反応促進剤の添加量を変えた 原料ボリマーをシリコン基板上にスピン塗布してペーク 処理した結果得られた3種の無機SOG膜(a)。

(b) (c)のFTーIRスペクトル強度比(Si-N-Si-O)を示すグラフである。[列の横軸は ! ! ! 次数(Wave Number) 一縦軸はスペクトル強度 (Intensity)をそれぞれ示し、[河中の破線は Si-N結合のスペクトル(波数~900)を示している。これら 3種の無機 SOG膜(a)、(b)、(c)のスペクトル強度比(Si-N/Si-O)は、それぞれ1.1%、3.1%。20.4%である

【①031】次に、【図3(a)に示すように、単結晶と リコンの半導体基板1を用意し、その表面に806膜と と酸化シリコン膜3しを順次堆積した後、酸化シリコン 膜3の上部に孔径を少しずつ変えたフォトレジスト膜4 を形成し、このフォトレジスト膜4をマスクにして上記 酸化シリコン膜3と800膜3とを順次ドライエッチングした。800膜2は、前記3種の無機800項膜

(a) - (b) - (c) をそれぞれ単独で使用した。また。酸化シリコン膜3はC V D法で堆積した。

【コの32】また、比較例として「図3(b)に示すように、酸素(つ))とデトラエトキシンランとをソースガスに用いたプラズマCVD法で半導体基板1の表面に酸化シリコン膜(p=TEOS)膜6を堆積した後、p=TEOS膜6の上部に孔径を少しすつ変にたフェトレ

ジスト膜4を形成し、このフォトレジスト膜4をマスクにして酸化シリコン膜6をドライエッチングした。p=TEOS膜は、窒化シリコン膜に対するドライエッチング選択比が高いことが知られている。

【0033】次に、上記フェトレジスト膜4の孔径とエッチング深さとの関係を、前記3種の無機SOG膜(a+、(b+ (c)を使用した場合とp-TEOS 膜もを使用した場合とでそれぞれ測定し、図4に示す結果を得た

【0.0.34】因2から得られた3種の無機S○G 膜(a_1 、(b_1)(c_1 のF T + T R 2へ,2 F n 強度比(S_1 + N + S + O + E 、図4から得られた3種の無機S O G 膜(a_1 + G + D + C + D

【ロロッラ】以上のことから、スペクトル強度比(Si N Si O・がうつ以下の無機のの一膜を使用することにより、SOG膜 窒化シリコン膜の選択比を向上できること、およびこのスペクトル強度比(Si N Si O)が小さいほど選択比をより向上できることが利明した。

【0036】次に、スペクトル強度比(Si・N Si の、が5%以下の無機SOG膜を絶縁膜の一部に使用 したDRAMの製造方法の一例を図6~図36を用いて 説明する

【0037】図6に示すように、このDRAMのメモリアレイ(MARY)は、マトリクス地に配置された複数のワート線WL(WLn-1、WLn、WLn+1・・)と複数のビット線BLおよびそれらの交点に配置された複数のメモリセル(MC)により構成されている。1世ットの情報を記憶する「個のメモリセルは、「個の情報蓄積用容量素子Cとこれに直列に接続された「個のメモリセル選択用MISFETQまとて構成されている。メモリセル選択用MISFETQまとて構成されている。メモリセル選択用MISFETQまとで構成されている。メモリセル場内MISFETQまのソース。トレインの一方は「情報蓄積用容量素子Cと電気的に接続されている。ワード線WLの一端は、ワードドライバWDに接続され、ビット線PLの一端は、ワードドライバWDに接続されている。

【①038】このDEAMを製造するには、まず図7に 示すように、p型で比抵抗が100cm程度の半導体基板 1を用意し、この半導体基板1の五面の素子分離領域を エッチングして溝を形成した後、この溝の内部に酸化シ リコン膜7を埋め込んで素子分離溝5を形成する

【①①39】次に「図>に示すように」 メモリセルを形成する領域(メモリアレイ・の半導体基板)に五型不純物、例えばP(リン)をイオン打ち込みして五型半導体

領域10を形成し、メモリアレイと周辺回路20一部(ロチャネル型MISFETを形成する領域)にp型不純物、例えばE(ホウ素)をイオン打ち込みしてp型ウエル11を形成し、周辺回路の他の一部(ロチャネル型MISFETを形成する領域)にロ型不純物、例えばP(リン)をイオン打ち込みしてロ型ウエル12を形成する。ロ型半導体領域10は、入出力回路などから半導体基板1を通じてメモリアレイのp型ウエル11に2イズが侵入するのを防くために形成する。

【 0 0 4 0 】次に、M 1 S F E T のしきい値電圧を調整するための不純物、例えば E F (ファ化ホウ素))を p型ウエル 1 1 および n型ウエル 1 2 にイオン打ち込みし、次いでも型ウエル 1 1 および n型ウエル 1 2 ご 各表面を H F (ファ酸) 系の洗浄液を使って除去した時、半導体基板 1 をウェット酸化して p型ウエル 1 1 および n型ウエル 1 2 ご 各表面に清浄ウゲート酸化膜 1 3 を形成する

【①041】次に、【例9に示すよっに ゲート酸化膜13の上部にゲート電極14A 14B 14 を形成する ゲート電極14Aは、メモリセル選択用MISFE Tの一部を構成し、活性領域以外の領域ではワード線WLとして機能する。また、ニゲート電極14Bおよびゲート電極14Cは、周辺回路のnチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE T

【0042】ゲート電極14A(ワード線WL)およびゲート電極14B、14Cは、例えばド・リン)などの
n型不純物をドープした多結晶シリコン膜を半導体基板
1上にCVD法で堆積し、次いでその上部にWN(タングステンナイトライド)膜とW膜とをスパッタリン。大で堆積し、さらにその上部に窒化シリコン膜1ラをCVD法で堆積した後、フォトレジスト膜16をマスタにしてこれらの膜をパターニングすることによって形成する

【0043】次に、図10に示すように、n型ウエル12にp型不純物、例えばB(ホウ素)をイオン打ち込みしてデート電極14(の両側のn型ウエル12にp型半導体領域17を形成する。また、p型ウエル11にn型下純物、例とばP・リン)をイオン打ち込みしてデート電極14Bの両側のp型ウエル11にn型半導体領域18を形成し、ゲート電極14Aの両側のp型ウエル11にn型半導体領域19を形成する。これにより、メモリアレイにメモリセル選択用MISFET以sが形成される。

【うの44】次に、図11に示すように、半導体基板1上に「VDはで窒化」リコン膜20を堆積した後、メモリアレイの窒化」リコン膜20をフォトレジスト膜で覆い。周辺回路の窒化」リコン膜20を異方性エッチングすることにより、周辺回路のケート電極14日、11にの側壁にサイドウォールスペーサ20日を形成する。こ

のエッチングは、ゲート酸化膜13や素子分離溝下に埋め込まれた酸化シリコン膜72/削れ量を最少とするために、酸化シリコン膜に対する窒化シリコン膜20の選択比が高くなるようなエッチングガスを使用して行う。また、ゲート電極14B 14 上の窒化シリコン膜15の削れ量を最少とするために、オーバーエッチング量を必要最小限にとどめるようにする

【0045】次に、周辺回路のπ型ウエル12にp型を純物、例えばB(ボウ素)をイオン打ち込みしてpチャネル型MISFETのp・型半導体領域22(ソース、トレイン)を形成し、周辺回路のp型ウエル11にn型不純物、例えばAs(ヒ素・そイオン打ち込みしてnチャネル型MISFETのn・型半導体領域23(ソース、ドレイン)を形成する。これにより。周辺回路にpチャネル型MISFETQpむよびnチャネル型MISFETQpむよびnチャネル型MISFETQpが形成される

【004ヵ】次に、[利] 2に示すように 半導体基板1 上にS06膜24を7セン塗布してデート電極14A ・フード線WL) の7ペースをこのS06膜24で埋め 込んだ後 主導体基板1を400 C程度で熱処理してS 06膜24をペークする このS06膜24は、前述したFT-1Rスペクトル強度比(Si-N Si-0) が5%以下のポリンラザン系無機S06を使用する

【0047】S0G膜コ4は、CVD法で堆積した酸化 シリコン膜に比べてリフロー性が高く、微細な配線間の ギャップフィル性に優れているので、ゲート電極11A スワード線WL)のスペースがフォトリソグラフィの解 像限界程度まで微細化されている場合でも、このスペー スを良好に埋め込むことができる。

【0048】また。SOG膜24は、BFSG膜などで必要とされる高温。長時間の熱処理を行わなくとも高いリフロー性が得られるため、メモリセル選択用MISFET(nチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn、pチャネル型MISFETQn。かかが一ト電極14A(ワード線WI)およびゲート電極14B。14Cを構成するスクル(W膜)が熱処理時に酸化するのを抑制できるので、1日AMのメモリセルおよが周辺回路を構成するMISFETの高性能化を実現することができる

【0049】SロG膜と4のリフロー性をさらに向上させるために、上記ボリンラザン系無機SロGにリン

(P) またはボウ素(F) あるいはそれらの両方を添加したものを使用してもよい。

【 0 0 5 0 】 次に 「図1 3 に示すように、SOG 膜2 4 の上部に酸化シリコン膜2 5 を堆積し、この酸化シリコン膜2 5 を止積し、この酸化シリコン膜2 5 を(M という) とデトラエ 散化シリコン膜2 5 は、例えば酸素 (O) とデトラエトキンシラン(TEOS)とをソープカフに用いたプラ

ズマCN D法で堆積する。

【0051】このように、本実施の形態では、ゲート電極14A(ワード線WL)およびゲート電極14B、14(の上部に成膜直後でも平坦性が良好なS)は膜24を塗布し、さらにその上部に堆積した酸化シリコン膜25をCMP法で平坦化する。これにより、ゲート電極14A(ワード線WL)間の微細なスペースのギャップフェル性が向上すると共に、ゲート電極14A・ワード線WL)およびゲート電極14B、14)の上部の絶縁膜の平坦化を実現することができる。また、高温、長時間の熱処理を行わないため、メモリセルおよび間辺回路を構成するMISFETの特性劣化を防止して高性能化を実現することができる。

【COF2】次に、図14に示すように一酸化シリコン膜25の上部に酸化シリコン膜26を堆積する。この酸化シリコン膜26は「CMP法で研磨されたときに生じた前記酸化シリコン膜25の表面の微細や傷を補修するために堆積する一酸化シリコン膜26は、例えば酸素・①」とデトラエトキシシラン(TECS をタースガスに用いたアラズでCVL法で堆積する一酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部に

【0053】次に、「図15に示すように、酸化シリコン膜26の上部に形成したフォトレジスト膜27をマスクにしてメモリセル選択用MISFETQsのn型半導体領域1ウェソース、ドレイン)の上部の酸化シリコン膜26、こうをドライエッチングし、続いて選化シリコン膜20をエッチングストッパに用いて30G膜24をドライエーチングする。

【 0 0 5 4 】このとき、スペクトル強度比(Si-N Si-O)がう%以下のポリンラザン系無機SOGで構成されたSOG膜24は、窒化シリコン膜20に対するエッチング選択比が高い(ゲート電極14Aの肩部で10程度、ゲート電極14Aのスペースの底部で20程度)ので、C(炭素)。F(フュ素)比の高いフルオロカーボン系のガス(C4 F。」C。F、、C。F。など)を多く含有するエッチングガスを使用しなくとも 窒化シリコン膜20が完全に除去されないようにすることができる

【①①うう】続いて。図1mに示すように。上記フォトレジスト膜と7をマスクにしたドライエッチングでメモリセル選択用MISFETでいっのn型半導体領域19(ソース、トレイン)の上部の窒化シリコン膜1うとゲート酸化膜13とを除去することにより、n型半導体領域19(ソース。ドレイン・カー方の上部にコンタクトホール(接続孔)と8を形成し、他方の上部にコンタクトホール(接続孔)と9を形成し、他方の上部にコンタクトホール(接続孔)と9を形成し、

【0056】このエッチングは、酸化シリコン膜・ゲー 上酸化膜13および素子分離溝ら内の酸化シリコン膜 7) に対する窒化シリコン膜15の選択比が高くなるような条件で行い、n型半導体領域19や素子分離溝5が深く削れないようにする。また。このエッチンクは、窒化シリコン膜15が異方的にエッチングされるような条件で行い、ゲート電極14A(ワート線WL)の側壁に窒化シリコン膜15が残るよっにする。これにより、フォトリソグラフィの解像限界以下の破細な径を有するコンタクトホール28、29をゲート電極14A(ワード線WL)に対して自己整合で形成される。なお。コンタクトホール28、29をゲート電極14A(ワード線WL)に対して自己整合で形成するには、あらかしめ窒化シリコン膜15を異方性エッチンクしてゲート電極14A(ワード線WL)が側壁にサイトウェールスペーサを形成しておいてもよい

【0057】このように、ゲート電極14A(ワード線WL)のスペースを埋め込むSOG膜24として、スペクトル強度比(Si N Si O)が5%以下のボリンラザン系無機SOGを使用することにより、SOG膜24のエッチンクが途中で停止してコンタクトホール28/29が非開孔になるといった不具合を生むることなく、SOG膜 窒化シリコン膜の選択比を向上することができる。

【0058】次に、図17に示すように、コンタクトホ ール28、290内部にブラグ30を形成し、次いで酸 化シリコン膜26の上部に酸化シリコン膜31を堆積し た後、半導体基板1を800(程度で熱処理する。プラ **230は、酸化シリコン膜26万上部に五型不純物(例** えばP(リン))をトープした多結晶シリコン膜をCV D法で堆積した後、この多結晶シリコン膜をCMP法で 研磨してコンタクトホール28 19の内部で残すこと により形成する。また、上記熱処理によって、プラグ3 ()を構成する多結晶シリコン膜中のn型不純物がコンタ クトホール28、29の底部からメモリセル選択用MI SFETQsのn型半導体領域19(ソース、ドレイ ン)に拡散し、n型半導体領域19が低抵抗化される。 【0059】次に、図18に示すように、フォトレシス ト膜32をマスクにしたドライエッチングで前記コンタ プトポール 18の上部の酸化シリコン膜 31を除去して フラグ30八表面を露出させる。 穴に、フォトレンスト 膜32を除去した後。図19に示すように、フォトレジ スト膜33をマスクにしたドライエッチングで周辺回路 領域の酸化シリコン膜31 26 25、80G膜24 およびゲート酸化膜13を除去することにより、nチャ ネル型MISFET() n 2) n ′型中導体領域23 (ソー ス、ドレイン)の上部にコンマクトボール34、35を 形成し、pチャネル型WISFETQpのp。型半導体 領域22(ソース、ドレイン)の上部にコンククトホー ルヨ6 ヨアを形成する

【0060】上記のように、メモリアレイの酸化シリコン膜31を除去してプラグ30の表面を露出させるエッ

チングと 周辺回路領域にコンタクトボール 34 ~ 37 を形成するエッチングを別工程で行うことにより。深い コンタクトホール34×37を形成する際にブラク30 が削れるのを防ぐことができる。アラグ30の表面を露 出させらエッチングとコンタクトボール 34 ~ 37 を形 成するエッチングは、上記と逆の順序で行ってもよい。 【0061】次に、フォトレジスト膜33を除去した 後、図20に示すように、酸化シリコン膜31の上部に ビット線BLと周辺回路の第1層配線38~3→とを形 成する。ビット線BLおよび第1層配線38、39を形 成するには、まず酸化シリコン膜31の上部に上i膜を スパックリング法で堆積し、半導体基板1を8000程 度て執処理する。次いで、「工模の上部に「工工模をス パッタリング法で堆積し、さらにその上部にW膜と窒化 シリコン膜40とをCVD法で堆積した後、フォトレジ スト膜4.1 をマスクにしてこれらの膜をパクーニングす 13

【0062】酸化シリコン膜31の上部に丁主膜を堆積 した後、半導体基板1を80mで程度で熱処理すること により。Ti膜とSi基板とが反応し、nチャネル型M ISFETQnのn・型半導体領域23(ソース、ドレ イン)の表面とpチャネル型MISFETQpのp⁺型 半導体領域22(ソース、ドレイン)の表面とに低抵抗。 のTiSi2(チタンシリサイド)層42が形成され る。図示は省略するが、このとき、メモリセル選択用M ISFETQsのn型半導体領域19の上部のコンクラ トポール28に埋め込まれた,ラグ30の表面にもTi S12 層4 2が形成される。これにより、n 型半導体 領域23およびp*型半導体領域22に接続される配線 - 湶BL、第1層配線ト8、39)のコンタクト 1 F 独抗を拡展することができる。また、ビット線BLをW 膜/TiN膜/Ti膜で構成することにより、そのシー ト抵抗を 2Ω 。三以下にまで低減できるので、情報の読 み出し速度および書き込み速度を向上させることがで き、かつビット線BLと周辺回路の第1層配線38.3 9とを一つの工程で同時に形成することができる。 さら (2、周辺回路の第1層配線(38 39)をビット線B 1.と同層の配線で構成した場合は 第1層配線をメモリ セルス上層に形成されるAI配線で構成する場合に比べ て、周辺回路のMISFET(nチャネル型MISFE TQn、pチャスル型切りSFFTQp)と第1層配線 とを接続するコンタクトホール (34~37) のアスペ クト比が低減されるため、第1層配線の接続信頼性が向 上する。

【0063】次に、フォトレジスト膜41を除去した 後 図21に示すように ビット線トルの側壁と第1層 配線38、39の側壁とにサイドウォールスペーサ43 を形成する サイドウォールスペーサ43は ビット線 B1および第1層配線38 39の上部にCVDはで窒 化シリコン膜を堆積した後、この窒化シリコン膜を異方 性エッチングして形成する。

【0064】次に、図22に示すように ビット線BL および第1層配線38、39の上部にSOG膜44をスピン塗布する このSOG膜44は、前述したFT 1 R7ペクトル強度比(Si-N Si-O)がそに以上のポリシラザン系無機SOGを使用してもよく、あるいはこのスペクトル強度比が5%を超える無機SOGを使用してもよい。 有機SOGを使用してもよい

【ロロもう】SOG膜4.4は、BPSG膜に比べてリフ ロー性が高く、微細な配線間のギャップフェル性に優れ ているので、ビット線トレのスペースを良好に埋め込む ことができる。また、SOG膜44は、PPSG膜で心 要とされる高温、長時間の熱処理を行わなくとも高い! コロー性が得られるため。ビット線BLの下層に形成さ れた くモリセル選択用MISFETOs のソークードレ インや周辺回路のMISFEI(nチャベル型MISE ETQn pチャネル型MISFETQp のソース。 下レインに含まれる不純物の熱拡散を抑制して浅接合化 を図ふことができる。さらに、ゲート電報14A(ワー 下線型しておよびデート電板14日 1-1 にを構成する メクル(W膜)の酸化を抑制できるので、DRANAメ モリセルおよび周辺回路を構成するMISFETの高性 能化を実現することができる。また。ビット線目しおよ び第1層配線38~39を構成するTi膜、TiN膜。 W膜の酸化を抑制して配線低抵の低減を図ることができ

【00066】次に「図23に示すように「SOG膜44の上部に酸化シリコン膜45を堆積し、次いでこの酸化シリコン膜45を比積し、次いでこの酸化シリコン膜45を投稿とリコン膜46を堆積する。酸化シリコン膜45、46は、例えば酸素(O_2)とテトラエトキシシラン(TEOS)とをソースガスに用いたプラズマCVD法で堆積する。また酸化シリコン膜46は、CMP法で研磨されたときに生した前記酸化シリコン膜45の表面の微細な傷を補修するために堆積する。

【0067】次に「図24に示すように「フォトレジスト膜47をマスクにしたドライエッチングでコンタクト

中川29の上部の酸化シリコン膜46、45、ドウト膜44および酸化シリコン膜31を除去してフラグ30の大面に達するスルーボール48を形成する。このエッチングは「酸化シリコン膜46、45、31および80倍膜44に対する窒化シリコン膜のエッチングレートが小さ、なるような条件で行い。スルーボール48としット線81、0合わせずれが生じた場合でも、ビット線151、の上部の窒化シリコン膜40やサイトウェールスペーサー43が深く削れないよっにする。これにより、スルーボール48がビット線151に対して自己整合で形成される

【10068】次に、図25に示すように、スルーホール

48の内部にアラグ49を形成する。フラグ49は、酸化シリコン膜46の上部に五型不純物(例えばP(リン))をドープした多結晶シリコン膜をCVD法で堆積した後、この多結晶シリコン膜をエッチバックしてスルーボール48の内部に残すことにより形成する。

【10069】次に、図26に示すように、酸化シリコン膜46の上部に窒化シリコに膜51をCVD法で堆積した後、フォトレジスト膜52をマスクにしたドライエッチングで周辺回路領域の窒化シリコン膜51を除去する。メモリアレイに残った窒化シリコン膜51は、後述する情報蓄積用容量素子の下部電極を形成する工程で下部電極の間の酸化シリコン膜をエッチングする際のエッチングストーパとして使用される。

【 リフロ】次に、フォトレジスト膜ミコを除去した 後 [図] 7に示すよっに、窒化シリコン膜ラ1の上部に 酸化シリコン膜ラ3を堆積し、フォトレジスト膜ラ4を マスクにしたトライエッチングで酸化シリコン膜ラ3お よび窒化シリコン膜ラ1を除去することにより、スルーホール4×の上部に溝ララを形成する。このとき同時 に、メモリアレイの周囲にメモリアレイを取り囲む枠状 の溝ラミュを形成する。酸化シリコン膜ラ3は、例えば 酸素(ロー)とデトラエトキシシラン(TEOS)とを ソースガスに用いたプラズマCV1)法で堆積する。

【0071】次に、フォトレジスト膜54を除去した後、図18に示すように、酸化シリコン膜53の上部に、情報蓄積用容量素子の下部電極材料として使用される4型不純物(例えばP(リン))をドープした多結晶シリコン膜56の上部に溝55、55aを埋め込むのに上かたで、25080(357をスピン锋布し、次いで。

度の熱処理でいのG膜57をベークする。このSOG膜57は、前述したFT=IRスペクトル強度比(Si=N・Si=O)が5%以下のポリシラザン系無機SOGを使用してもよく、あるいはこのスペクトル強度比が5%を超える無機SOG)や、有機SOGを使用してもよい

【0072】次に、図29に示すように、80G膜57をエッチバックし、されに酸化シリコン膜53の上部の多結晶シリコン膜53をエーチバークすることにより 溝55、554の内側(内壁および底部)に多結晶シリコン膜56を残す

【0073】次に、「図30に示すように 周辺回路領域の酸化シリコン膜53をフォトレジスト膜58で覆い、 満55の内部の806膜57と満55の隙間の酸化シリコン膜53とをウェットエッチングで除去することにより、情報蓄積用容量素子の下部電極60を形成する このとき 溝55の隙間には窒化シリコン膜51が残っているので この隙間の酸化シリコン膜46がエッチングされることはない。また。周辺回路領域の酸化シリコン膜33を覆うフォトレジスト膜58の一端は メモリア レイの最も外側に形成される上部電極60と周辺回路領域との境界部、すなわち溝っつれの上部に配置される。このようにすると、フォトレジスト膜っ8に合わせずれが生じた場合でも、その端部がメモリアレイの最も外側に形成される下部電極60の溝っつの内部に800は膜っ7が残ったり、この下部電極60と溝っつれることがないので、この下部電極60と溝っつの内部に800膜57が残ったり、この下部電極60と溝っつれることがない。また。周辺回路領域の酸化シリコン膜っつの一部がエッチング液に曝されることもないので、周辺回路領域の酸化シリコン膜っつの一部が削れて深い溝ができたりすることもない。

【0074】次に、フェトレジスト膜の8を除去し、次 いて下部電板の介を構成する多結晶シリコン膜・56・ の酸化を防止するために、半導体基板1をアンモニア雲 囲気中、800℃程度で熱処理して多結晶シリコン膜 756元の表面を窒化した後、[4]31に示すように、下 部電極602 上部にTa Oa(酸化タンタル) 膜61を CVIn去で堆積し、次いで生達体基板1を8000程度 で熱処理してTajのb膜61の大陥を修復した後、T a. O。膜61の上部にCVD法とスパッタリング法と でTiN膜も2を堆積し、フォーレジスト膜も3をマス クにしたドライエッチングでTiN膜6 2およびTac O。膜61をパターニングすることにより、TiN膜ら ②からなる上部電極と、Tay O₂ 膜6 1からなる容量 絶縁膜と、多結晶シリコン膜56からなる下部電極60 とて構成される情報蓄積用容量素子Cを形成する。これ により、メモリセル選択用MISFETQsとこれに直 列に接続された情報蓄積用容量素子Cとで構成されるD J: AMのメモリセルが完成する。

【0075】次に、フェトレジスト膜63を除去した後、図32に示すように、情報蓄積用容量素子Cの上部に膜厚100m程度の酸化シリコン膜64を堆積する。酸化シリコン膜65は、例えば酸素(ロ。)とテトラエトキシシラン(TEOS)とをソースがスに用いたプラズマCVD法で堆積する。続いて、フェトレジスト膜65をマスクにしたドライエッチングで周辺回路の第1層配線38の上部の酸化シリコン膜64、53、45、45、30の膜448よが変化ショコ、膜40を除去することにより、スルーホール66を形成する。

【100/6】次に、フェトレジスト膜のっを除去した 後、図33に示すように、スルーホールも6の内部にプラグ67を形成し、続いて酸化シリコン膜64の上部に 第2層配線も8 69を形成する。プラグ67は一酸化 シリコン膜64の上部にスパックリング法でTiN膜を 堆積し、さらにその上部にスパックリング法でTiN膜を 権し、これらの膜をエッチバックしてスルーホールも6の 内部に残すことにより形成する。第2層配線も8 69 は一酸化シリコン膜64の上部にフバックリング法でTiN膜、A1(アルミニウム)膜 11、膜を順次堆積 した後、フォトレンスト膜をマスクにしたドライエッチングでこれらの膜をパターニングして形成する。

【0077】次に「図34に示すように、第2層配線68、69の上部に層間絶縁膜を堆積する。層間絶縁膜は、例えばS06膜で2および酸北シリコン膜73の積層膜で構成する。S06膜72は。前述したFT=IRスペクトル強度比(Si-N=Si-O)が5%以下のボリシラザン系無機×→06を使用してスピン塗布し、酸化シリコン膜73は。例えば酸素(ロ」)とテトラエトキシシラン(TFOS)とをソースガスに用いたブラズマCVD法で堆積する。

【ロの78】次に「日ネラに示すよっに、情報蓄積用容量素子Cの上部の層間絶縁膜にスルーホール(接続孔) 7日を形成し、制型回路の第三層配線の9の上部の層間 絶縁膜にスルーホール(接続孔)アラを形成する。スルーホールア4、アラは、フェトレジスト膜をマスクにしたドライエッチングで酸化シリコン膜73わよびSOG膜7日を除去することにより形成する。

【0079】上記スルーボールで1、75を形成するためのトライエ・チングでは、スルーボールで5の底部に第2層配線69の最上層はTiN膜で構成されているために、第2層配線69の最上層はTiN膜で構成されているために、第2層配線69を覆う層間絶縁膜の一部を構成する80G膜72として、窒化シリコン膜に対するトライエッチング選択比が低い80G材料・例えばスペクトル強度比(Si-N-Si-O)が5%を超えるボリシラザン系無機80G)を使用すると、窓化シリコン膜と同様に窒素を含有するTiN膜がオーバーエッチングされてA1膜が露の内部をでは、すると、次の工程でスルーボールで4、75の内部を洗浄したときに、A1膜が洗浄液に晒されて腐蝕を引き起こすことがある。

【0080】ところが、SOG膜72として、窒化シリコン膜に対するトライエッチング選択比が高い材料、すなわちスペクトル強度比(Si-N=Si-O)が5%以下のポリシラザン系無機SOGを使用した場合には、窒化シリコン膜と同じく含窒素化合物であるTiN膜がオーバーエッチングされてき、膜が露出するのを防ぐことができる。で、第2層配線69の最上層を11N膜に代て「他の窒化金属膜(例えばWN膜)で構成した場合でも、同様の効果(AI膜の腐蝕防止)を得ることができる。

【り081】次に、「図36に示すように、スルーホール74、75の内部にプラグテらを形成し、続いて層間絶縁膜の上部に第3層配線アアー78、79を形成するフラグアらは、層間絶縁膜の上部にスパッタリング法でエエN膜を堆積し、さらにその上部にCVD法でW膜を堆積した接。これらの膜をエッチバックしてスルーホール74、75の内部に残すことにより形成する。第3層

配線ファップのは、層間絶縁膜の上部にスパックリング 法でTiN膜、AI膜、TiN膜を堆積した後、フォト レジスト膜をマスクにしたドライエッチングでこれらの 膜をパターニングして形成する

【0082】その後、第3層配線77~79の上部に酸化シリコン膜と窒化シリコン膜とで構成されたパッシベーション膜を堆積するが、その図示は省略する。以上の工程により、本実施の形態のDRAMが略完成する。

【1)083】以上 本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【①084】前記実施の形態では、DEAMの製造プロセスに適用した場合について説明したか、本発明は、メモリLSIやロジックLSIを問わす、一般に敵刑な間隔で形成された電極配線のスペースにSOG膜を埋め込むプロセスを有する高集積LSIに広く適用することができる。

[0085]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば以 下のとおりである

【0086】水発明によれば、窒化シリコン膜をエッチングストッパに用いたSAC(セルフアラインコンタクトン技術を利用し電極配線のスペースに埋め込んだSOG膜にコンタクトホールを形成する際に、コンタクトホールの非開孔を生じることなく、SOG膜、窒化シリコン膜の選択比を向上することができる

【0087】本発明によれば、少なくともその上部に登 他金属膜が積層されたA1系の導電膜からなる配線の上 部にS0G膜を含んだ層間絶縁膜を形成し、この層間絶 縁膜をドライエッチングしてこの配線の上部に接続孔を 形成する際に、窒化金属膜がオーバーエッチングされて A1系の導電膜が接続孔の底部に露出するのを防くこと かできるので、配線腐蝕を防止することができる。

【図面の簡単な説明】

【図1】ホリシラザン系の無機S()いわ分子構造を示す 模式図である。

【図2】酸化反応促進剤の添加量を変えた原料ボリマーをシリコン基板上にスピン室布してパーク処理した結果 得られた無機SOG膜のFT・IRスペクトル強度比 (Si-N Si-〇)を示すグラフである。

【図3】(a・、(b)は、無機SOG膜の対p TE OS膜エッチング速度比を調べるために行ったかストカ 法を示す半導体基板の要部断面図である。

【図4】フォトレジスト膜の孔径とエッチング深さとの 関係を、無機SOG膜を使用した場合とp TEOS膜 を使用した場合とでそれぞれ制定した結果を示すグラフ である 【図5】無機SOG膜の対p・TEOS膜エッチンク速度比を調べるために行ったテスト結果を示すグラフである。

【図6】本発明の一実施の形態であるDEAMの回路図である。

【図7】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【「AIS】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図り】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図10】本発明の一実施の形態であるDR AMの製造 方法を示す半導体基板の製部断面図である。

【図11】本発明。、一実施、研修にあるDFIAMの製造 方法を示す半導体基板、1要部断面図である。

【図12】本発明の一実施の邪態であるDRAMの製造 方法を示す半導体基板の関部断面図である。

【図13】本発明の一実施の形態であるDEAMの製造 方法を会す半導体基板の関部断面図である。

【図1-4】本発明の一実施の形態であるD R A M の製造 方法を示す半導体基板の要部断面図である。

【図15】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【『41 6 】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面『Jである

【[41 7 】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面同である

【国18】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面同である

【【319】本発明の「主施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図20】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図21】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図22】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図23】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基析の要部断面図である。

【図24】本発明の一実施の形態であるDRAMの製造 方法を示す主導体基例の要部断面図である。

【図25】本発明の一実施の肝態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図26】 4発明の一実施の肝態であるDRAMの製造 方法を示す上導体基例の要部断面図である。

【図コテ】 本発明の一実施の肝態であるDRAMの製造 方法を示す半導体基板の要部断面回である

【[オ28】 4発明の一実施の肝態であるDEAMの製造方法を示す半導体基内の要部断面付である

【図29】本発明の一実施の肝態であるDRAMの製造

方法を示す半導体基板の要部断面図である。

【図30】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図31】本発明の一実施の形態であるDRAMの製造。 方法を示す半導体基板の要部断面図である。

【図32】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【ほうう】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図34】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【ゼミミ】本発明の一実施の邪態であるDRAMの製造 ― 方法を示す半導体基板の要部断面図である

【長さら】本発明の一実施の形態であるDRAMの製造 方法を示す事導体基板の要部断面図である。

【符号ご説明】


- 1 丰導体基板
- 1A 半導体チェブ
- 2 SCG膜
- 3 酸化シリコン膜
- 4 フェトレジスト膜
- 5 奉子分離溝
- 6 酸化シリコン (p TEOS) 膜
- 7 酸化シリコン膜
- 10 五型半導体領域
- 1.1 P型ウエル
- 12 n型ウエル 13 ゲート酸化膜
- 1.4.4~1.4.C ゲート電極
- 1.5 窒化シリコン膜
- 16 フェトレジスト膜
- 17 p 型半導体領域
- 18 n 型半導体領域
- 19 n型半導体領域
- 20 窒化シリコン膜
- 20a サイドウォールスペーサ
- 22 p:型半導体領域
- 23 n:型半導体領域
- ピューSOG (スピンオングラス) 膜
- 25 酸化シリコン膜
- ごり 酸化シリコン膜
- コテーフォトレジスト膜
- 38 コンタクトホール (接続孔)
- 20 コンタクトボール (接続孔)
- 30 757

- 31 酸化レリコレ膜
- 32 フォトレジスト膜
 - うう フォトレジスト膜
- 34~37 コンタクトホール
- 38、39 第1層配線
- 4.0 窒化シリコン膜
- 4.1 フェトレジスト膜
- -42 TiSig 層
- 4.3 サイドウォールスペーサ
- 4.4 806膜
- 4.5 酸化シリコン膜
- 15 酸化レリコン膜
- 47 フェトレジスト膜
- **18 スルーホール**
- 40 757
- 5.1 窒化シリコン膜
- うし フェトレジスト膜
- うう 酸化シリコン膜
- ラ4 フェーレジスト膜
- 55 溝
- 55a 溝
- 56 多結晶シリコン膜57 SOG膜
- う8 フォトレジスト膜
- 60 下部電極
- 61 Taj Os(酸化タンタル) 膜
- 62 TiN膜(上部電極)
- 63 フォトレジスト膜
- 6.4 酸化シリコン膜
- 65 フォトレジスト膜
- 66 311 -- I
- 67 79%
- 68、69 第2層配線
- 72 SOG膜
- 73 酸化シリコン膜
- 74、75 スルーホール (接続孔)
- 76 プラグ
- 77~79 第3層配線
- BL ヒット線
- 情報蓄積用容量素子
- MARY メモリアレイ
- Qn nチャネル型MISFET
- QF Fチャネル型MISFET
- Qs メモリセル選択用MISFET
- SA センスアンブ
- **い**わ ワートドライバ

[[3]1]


原料ポリマー

⊠ 1




(6)

【図2】




【図4】




【図3】

Ø 3



[35]



【図6】

WD VCH

WD VCH


WD WLA-1

WD WLA-1

WD WLA-1


【图7】

DX 7




[図8]

'vd 8




【図9】

Ø 9




【図10】




[図11]

図 11




【図12】




【図13】

図 13




【図14】



【図15】


図 15



【図16】


図 16

24:SOG膜




[図17]

図 17




【図18】

図 18




【図19】

図 19




【図20】

20




【図21】

図 21




【図22】




【図23】

23




【図24】

24




【図25】

図 25




【図26】


26



【図27】




[図28]




【図29】


図 29




【図30】




【図31】




【図32】




【図33】




【図34】



【図35】



【図36】



プロントページの続き

(51) Int. (1.3 H () 1 T = 21/8242

識別記号

FI HO 1 L 27/10 681 F